CI-26-069

Categoría Profesional: Técnico Superior B (Titulación Universitaria Superior) Investigador/a Principal: Enrique Márquez Segura Dedicación: 40 horas/semanales Duración: 12 meses Trabajo a realizar: Liderar y contribuir a la definición de la hoja de ruta tecnológica y la arquitectura digital. Desarrollar especificaciones de IP, planes de validación y código RTL (Verilog/VHDL), incluyendo síntesis e implementación física. Garantizar una verificación rigurosa a nivel de bloque, físico y de sistema. Realizar pruebas avanzadas, integración y análisis de fallos en sistemas FPGA/ASIC. Generar documentación técnica de alta calidad que respalde todo el ciclo de desarrollo.

Fecha límite de presentación de solicitudes: 21/03/2026